⑩日本国特許庁(JP)

⑩特許出頭公開

⑫ 公 開 特 許 公 報 (A)

平2-283036

織別記号

庁内整理番号

码公開 平成 2年(1990)11月20日

H 01 L 21/336 21/20 21/263

7739-5F

8624-5F H 01 L 29/78

311 Z

審査請求 未請求 請求項の数 1 (全7頁)

の発明の名称

半導体装置の製造方法

②特 頭 平1-105007

②出 頭 平1(1989)4月25日

 秀 明

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

の出願人 セイ

セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

個代 理 人 弁理士 鈴木 喜三郎 外1名

明細書

1. 発明の名称

半導体装置の製造方法

- 2. 特許請求の範囲
- 1)(a) 絶縁性非晶質材料上に、シリコンを主体とする非晶質材料層を、部分的に護厚が厚い領域が存在するように形成する工程。
- (b) 光を照射しながら、 熱処理を行い、 該非品質材料贋を結晶成長させる工程、
- (c) 結晶成長させたシリコン層に半導体素子を 形成する工程を少なくとも有することを特徴とす る半導体装置の製造方法。
- 3. 発明の詳細な説明

[産業上の利用分野]

本発明は、半導体装置の製造方法に係わり、特に、 絶縁性非晶質材料上に選択的に単結晶半導体 膜を形成する半導体装置の製造方法に関する。

[從来の技術]

ガラス、 石英等の絶縁性非品質茘板や、 S 1 O a 等の絶縁性非品質層上に、 高性能な半導体素子

を形成する試みが成されている。

近年、大型で高解像度の視晶表示パネルや、高速で高解像度の密替型イメージセンサや三次元IC等へのニーズが高まるにつれて、上述のような絶縁性非晶質材料上の高性能な半導体素子の実現が得望されている。

絶縁性非晶質材料上に存膜トランジスタ(TFT)を形成する場合を例とすると、(1)プラズマCVD法等により形成した非晶質シリコンを素子材としたTFT。(2)CVD法等で形成した多結晶シリコンを素子材としたTFT。(3)溶験再結晶化法等により形成した単結晶シリコンを素子材としたTFT等が検討されている。

ところが、これらのTFTのうち非晶質シリコンもしくは多結晶シリコンを素子材としたTFTは、単結晶シリコンを素子材とした場合に比べてTFTの電界効果移動度が大幅に低く(非晶質シリコンTFT ~10cm*/V・sec)、高性能なTFTの実現は困難であった。

一方、レーザビーム等による溶散再結晶化法は、 来だに十分に完成した技術とは言えず、 また、 液 晶表示パネルの様に、 大面積に素子を形成する必 要がある場合には技術的困難が特に大きい。

そこで、絶縁性非晶質材料上に高性能な半導体 素子を形成する簡便かつ実用的な方法として、大 粒径の多結晶シリコンを固相成長させる方法が注 目され、研究が進められている。 (Thin Solid P ilms 100 (1983) p.227 , JJAP Vol.25 No.2 (19 88) p.L121)

[発明が解決しようとする課題]

しかし、従来の技術では、多結晶シリコンの粒径、結晶粒界の存在する位置を十分に制御することが困難であった。 従って、 仮に大粒径の多結晶シリコンが形成できたとしても、 結晶粒の内を おい 形成されたTFTと結晶粒界部にTFTの分をであることから、 TFTで構成した走査回路の 形は は は が 動き は の 特性で 制限されたり、 最悪の場合は、 回路が 動

(B)は、該非品質材料層102をシード領域103を 除いて、エッチングし体膜化する工程である。シ ード領域は光吸収層の役割を担うため、シード領域以外の存膜領域104と比べて、1000人以上厚いことが禁ましく、3000人以上厚いことが特に望ましい。また、シード領域以外の存膜領域の 作しない等の重大な問題が発生した。

そこで、本発明はこの様な問題点を解決するもので、その目的とするところは、結晶粒界の位置を制御し、半導体素子を結晶領域に選択的に形成する製造方法を提供するものである。

【課題を解決するための手段】

本発明の半導体装置の製造方法は、

- (a) 絶縁性非晶質材料上に、シリコンを主体とする非晶質材料層を、部分的に膜厚が厚い領域が存在するように形成する工程。
- (b) 光を照射しながら、 無処理を行い、 該非品質材料層を結晶成長させる工程。
- (c) 結晶成長させたシリコン層に半導体素子を 形成する工程を少なくとも有することを特徴とす る。

[実施例]

第1図は、本発明の実施例における半導体装置の製造工程図の一例である。 尚、 第1図では半導体素子として再膜トランジスタ(TFT)を形成する場合を例としている。

膜厚は、200人~3000人程度が重要しい。特に、シード領域との膜厚比の違いを大きくした方が、光吸収率の違いによる温度勾配が大きくなるため、膜厚は200人~100人程度が重ましい。また、TFTのオン電源を移くした方がより、カート・地域以下のシリコン層厚を移くした方がまいため、やはり薄膜域の膜厚は薄い方が重ましい。また、シード領域のパターン寸法は、多結晶核の発生を抑えるために、数μm 角程度よりも小さいごとが望ましい。

(C)は、光を照射しながら、熱処理を行い、該非晶質材料層を結晶成長させる。光をである。光を照射する目的は、シード領域の温度を他の領域品は、カード領域から、選択的に結晶は、カード領域が足にある。シード領域と比べて度厚が厚いため、光波の環境とは、が大き、温度が上昇し易い。光波には、対域での違いによる光吸収の違いを有効に出すために、カードの違いによる光吸収の違いを有効に出すためば、カードの違いによる光吸収の複光が望ましく、赤外線フンプやHe-Neレーザ等が速しているが、これ

に限らず、キセノンランプ、ハロゲンランプ、水 超ランプ、 エキシマレーザ等を用いてもよい。シ ード領域が、 膜厚の厚い領域(以下薄膜領域と記 す)と比べて、 5 0 ℃以上高温となるように光源 の種類及び照射強度を最速化することが望ましい。 熱処理温度は非晶質材料層の形成方法によってそ の最遠値が異なるが、 5 5 0 ℃~ 8 5 0 ℃程度が 望ましい。 熱処理時間は数時間から30時間程度: である。尚、光照射は、熱処理を行っている間、 常に行う必要はない、 シード領域に結晶核が発生 する前後まで、 光を照射することが特に重要であ る。従って、光照射時間は、最初の数十分から数 時間程度で十分である。また、光を連続照射する と、シード領域から鳥が伝導し、薄膜領域も温度 が上昇する為、シード領域以外でも結晶核が発生 し易くなる傾向がある。この場合、一定時間光を 脱射した後、一定時間光照射を中断することで薄 膜領域の温度上昇を抑える方法が特に有効である。 例えば、パルス状のレーザ光照射したり、キセノ ンランプや赤外線ランプ等をフラッシュ点灯させ

本発明に基づく半導体装置の製造方法で作製した低温プロセス T F T (N チャンネル)の電界効果移動度は、200~350cm */V・secであり、ガラス基板上に高性能な T F T を形成してることが出来た。これは、本発明の製造方法になった。 されは、本発明の製造方法になった。 されば、本発明の製造方法ではなった。 さんに、 前記 T F T 製造くになった。 さんに、 前記 T F T 製造くとも含む気体のプラズマ雰囲気に半導体素子をさら

たり、 チョッパー等でパルス光にして照射する等の方法で一定時間 (例えば、数百ns~数百ms程度) 照射した後、一定時間光照射を中断して温度を安定させた後で再び光を照射するというサイクルを繰り返すことで、 シード領域以外の温度上昇を最小限に抑えることが出来る。

(D)は、結晶成長させたシリコン暦105(105'は結晶粒界を示す)に半導体素子を形成する工程である。 尚、第1図(D)では、半導体素子としてTFTを形成する場合を例としてス・ドレインの低級、108はゲート発験は、109は層間絶縁度、110はコンタクト穴、111は配線を示す。 TFT形成し、コン暦105をパターン形成成し、グート絶縁度を形成する。 該ゲート絶縁度で105をパターン形成はかの一人が一ト絶縁度を形成する。 該ゲート絶縁度で105をパターン形成は熱酸化法で形成する方法(高温プロセス)がある。 はでで105をパターンの低温プロセスでは、基板として変価ながある。 低温プロセスでは、基板として変価ながネルや密着を使用できるため、大型な液晶表示のボネルを発

す工程を設けると、 欠陥密度が低減され、 前記電 界効果移動度はさらに向上する。

第2回及び第3回は、本発明の実施例における 半導体設置の製造工程図の別の一例である。 第2 図は断面図、第3回は平面図である。

第2図及び第3図において、(A)は、第1図に示した実施例と同様に、ガラス、石英等の絶縁性非晶質基板、もしくはSIO:等の絶縁性非晶質材料層等の絶縁性非晶質材料201上にシリコンを主体とする非晶質材料層202を形成する工程である。

- (B)は、第1図に示した実施例と同様に、該非品質材料層202をシード領域203を除いて、エッチングし薄膜化する工程である。
- (C)は、非晶質材料層の存膜領域204を所定の形状にパターン形成する工程である。 第2 図及び第3 図では該非晶質材料層を素子を形成する領域となる島状領域205と該島状領域205と該シード領域203を結よ連結領域206を少なくとも有する形状にパターン形成する場合を例としている。
- (D)は、光を照射しながら、熱処理を行い、非

品質材料層の島状領域205を数シード領域203を起点として、選択的に結晶成長させる工程である。 熱処理温度は550℃~850℃程度で数時間~ 30時間程度の熱処理を行う。

非品質シリコン層を前述の如く島状領域205と連結領域208を有する形状にパターン形成しておくと、シード領域で複数の結晶核が生成した場合でも、どちらか一方の極勢な(結晶成長速度が適い、 又は、結晶核が早く発生した等の)結晶成長が細い違結領域で違択され、 島状領域は単結晶化される。さらに、 光吸収によってシード領域で発生した約が、 連結領域が網いために、 島状領域まで伝わり離くなり、 島状領域とシード領域の温度差がつき易いという利点もある。

第4回に結晶成長の模式図を示す。 第4図において、 401は島状領域、 402は連結領域、 403はシード領域、 404及び405は結晶粒を示す。

又、連結領域で単一の結晶成長に選択されない 場合でも第5図の結晶成長の模式図に示すように 結晶粒界が存在する位置は大幅に制限される。 第

せることができた。

非晶質シリコン層のバターン形状は第2図に示した形状の他にも様々な形状が考えられる。例えば、第6図~第8図は本発明の実施例における連結領域の平面図の例を示す。第8図~第8図において、601,701,801はシード領域、802,702,802は鳥状領域、603,703,803は連結領域、604,605,704,705,804,805は結晶粒を示す。連結領域の幅にテーバをつけたり、幅の狭い領域708を設ける等連結領域の形状を工夫することで、結晶成長の選択をより完全に行うことができる。又、連結領域等にP(リン)等の不純物を 1011~ 10²¹ cm⁻¹程度ドープして結晶成長速度を10倍程度に上げることは、熱処理時間の短縮となり、素子形成領域である島状領域をより広く結晶化することができ特に有効である。

磁、本実施例では、膜厚が厚い領域を部分的に 形成する方法として、非品質材料層を形成後、シード領域となる部分を除いて薄膜化する方法を示 したが、本発明はこれに限定されるものではない。 5 図において、501は 島状領域、502は 連結領域、503はシード領域、504は 結晶 粒界が存在する 確率が 延い位置であり、505は 結晶 粒界の存在する 確率がほぼ 平の領域である。508は 阿者の中間の領域 (グレーゾーン) である。 従って、 半導体素子として、 MOS型トランジスタやTFTを例とするならば、 該素子のチャンネル領域が 領域 405に入るように素子を配置すれば、 結晶 粒界による 素子特性の 大幅なばらつきを無くすことができる。

(E)は、結晶成長させた島状領域205に半導体素子を形成する工程である。 尚、第2図(E)では、半導体素子としてTFTを形成する場合を例としている。 図において、207はゲート電極、208はソース・ドレイン領域、209はゲート絶縁膜、210は層間絶縁膜、211はコンタクト穴、212は配線を示す。 TFT形成の形成方法は第1図の実施例と同様の方法で形成できる。 前述のようにTFTのチャンネル領域213を結晶粒界の存在する確率がほぼ等の領域に配置することで結晶粒界による漢子特性のばらつきを智無にし、歩留りを大幅に向上さ

例えば、非晶質材料層を形成後、シード領域以外 をエッチング総去し、 続いて、 非晶質材料層を全 面に形成する等の方法もある。

[発明の効果]

さらに、溶酸再結晶化法等とは異なり、 本発明 はせいぜい 5 5 0 ℃程度の低温の熱処理が加わる だけであるため、 (1)基板として安価なガラス 基板を使用できる。 (2)三次元1Cでは、 下層 部の素子に悪影響(例えば、不純物の拡散等)を 与えずに上層部に半導体素子を形成することが出 来る。 等のメリットもある。


また、本発明は、実施例に示したTFT以外にも、 総縁ゲート型半導体素子全般に応用できるほか、 バイボーラトランジスタ、 静電誘導型トランジスタ、 太陽電池・光センサをはじめとする光電 受換素子等の半導体素子を絶縁材料上に形成する 場合に極めて有効な製造方法となる。


4. 図面の簡単な説明


第1図(a)~(d)は本発明の実施例における 半掛体装置の製造工程図である。

第2回(a)~(e)及び第3回(a)~(e) は本発明の実施例における半導体装置の製造工程 図であり、第2回は断面図、第3回は平面図である。

第4図及び第5図は結晶成長の模式図である。 第6図~第8図は本発明の実施例における連結領域の平面図である。







第 1 図

102,202 · · · 非品質材料層

103,203 ・・・ シード領域

104,204 ... 游頭飯娘

106,287 ・・・ ゲート電極

107,208 ・・・ ソース・ドレイン領域

108,209 ・・・ ゲート給経膜

110.211 ・・・ コンタクト次

111.212 · · · 配線


401,501,602,702,802 · · · 島状領域

402,502,603,703,803 · · · 連結領域

403.503.601.701.801 ・・・ シード領域


以上

出願人セイコーエプソン株式会社 代理人弁理士鈴木喜三郎(他1名)




(d)


第1図




第 8 図




第 2 図





第 3 図






第 2 図






第 3 図

特開平2-283036(フ)



第4図



第5図

